TSMC prévoit d'augmenter le prix des puces 3 nm et 5 nm de 3% à 5% supplémentaires

Selon certaines informations, Taiwan Semiconductor Manufacturing Company (TSMC) envisagerait d'augmenter les prix de 3% à 5% pour ses processus avancés de fabrication de semi-conducteurs de 3 nm et 5 nm, ainsi que pour sa technologie de conditionnement avancée CoWoS, dans un contexte de forte demande de puces de pointe, notamment dans le secteur de l'IA.

Hausse des prix des puces 3 nm et 5 nm de TSMC

Les derniers rapports indiquent que TSMC prévoit d'augmenter les prix de ses procédés de fabrication de semi-conducteurs avancés de 3 nm et 5 nm d'ici 3-6%. Cette hausse de prix intervient à un moment où l'entreprise utilise presque pleinement sa capacité de 3 nm jusqu'en 2025 et 2026. Cette augmentation reflète la forte demande de technologies de puces de pointe, en particulier dans le secteur de l'IA en pleine croissance. La position dominante de TSMC sur le marché lui permet de mettre en œuvre de tels ajustements de prix, car elle reste le principal fournisseur de clients de premier plan comme Apple et NVIDIA.

Augmentation du prix des emballages CoWoS

Les technologies de packaging avancées, notamment les puces sur wafer sur substrat (CoWoS), devraient connaître une augmentation de prix significative de 5-10%. Cette hausse des prix reflète l'importance croissante du packaging avancé pour améliorer les performances des puces, en particulier pour les applications d'IA. La capacité de packaging de TSMC devrait presque doubler d'ici le troisième trimestre de cette année, pour atteindre 33 000 wafers par mois contre 17 000 actuellement. Notamment, environ la moitié de la capacité de packaging avancée de TSMC est dédiée aux produits de NVIDIA, AMD étant le deuxième plus gros client. La demande de packaging devrait atteindre environ 600 000 wafers l'année prochaine, dépassant la capacité de TSMC de 530 000 pièces, ce qui justifie encore davantage l'augmentation des prix.

Raisons des augmentations de prix

Les hausses de prix des procédés de fabrication avancés et des technologies d'emballage de TSMC sont dues à plusieurs facteurs :

La forte demande de puces d'IA a conduit à une utilisation presque complète de la capacité de 3 nm jusqu'en 2025-2026
Les contraintes actuelles de la chaîne d'approvisionnement nécessitent des investissements importants dans l'expansion des capacités
L'emballage avancé, crucial pour les performances des GPU de l'IA, est confronté à une inadéquation entre l'offre et la demande, la demande projetée dépassant la capacité de 70 000 wafers en 2025
La position dominante de TSMC sur le marché lui permet d'ajuster ses prix tout en préservant sa clientèle

Ces augmentations reflètent l’importance croissante des technologies de pointe en matière de semi-conducteurs dans le paysage technologique axé sur l’IA et la nécessité pour TSMC d’équilibrer les investissements de capacité avec la rentabilité.

Impact sur les clients et les produits

Les augmentations de prix anticipées pour les procédés de fabrication avancés et les technologies de conditionnement de TSMC sont susceptibles d'avoir un effet d'entraînement sur l'industrie technologique. Des clients tels qu'Apple, NVIDIA et AMD pourraient être confrontés à des coûts de production plus élevés, ce qui pourrait entraîner une augmentation des prix des produits finis tels que les smartphones, les ordinateurs et le matériel d'IA. Cependant, compte tenu de la forte demande de puces de pointe, en particulier dans le secteur de l'IA, la plupart des clients devraient absorber ces coûts pour garantir l'accès aux capacités de fabrication avancées de TSMC. Cette situation souligne le rôle essentiel des technologies de TSMC dans l'innovation et la performance dans le paysage de l'IA et de l'informatique en évolution rapide.

Sources d'informations :